(11)Publication number:

61-184795

(43)Date of publication of application: 18.08.1986

(51)Int.CI.

G11C 17/00

(21)Application number: 60-025685

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

13.02.1985

(72)Inventor: MIYAMOTO JUNICHI


TSUJIMOTO JUNICHI

(54) ELECTRICALLY ERASABLE AND REWRITABLE READ-ONLY MEMORY

(57)Abstract:

PURPOSE: To allow page mode programming and to suppress the probability of fault occurrence of a memory cell by providing a byte data buffer, a flag means which outputs a rewriting flag, and erasing means which erases stored data, and a writing means.

CONSTITUTION: A transistor (TR) group 28 for a transfer gate for byte data storage which is brought under gate control with the output of the 1st byte address decoder 22 and the 1st byte data storage circuit group (byte data buffer) 29 wherein writing byte data are stored temporarily are interposed in series between a data bus 27 and the bit line group 13 of the 1st cell group 11. Further, a TR group 31 for a page selection transfer gate which is brought under gate control with the output of a page decoder output line 30 and a TR group 32 for a column transfer gate which is brought under gate control with the output of the 1st column transfer gate driving circuit 26 are interposed in series.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑫ 公 開 特 許 公 報 (A) 昭61 - 184795

@Int Cl.4

識別記号

庁内整理番号

四公開 昭和61年(1986)8月18日

G 11 C 17/00

101

6549-5B

審查請求 有 発明の数 1 (全6頁)

の発明の名称

電気的消去・再書込み可能な読出し専用メモリ

願 昭60-25685 创特

願 昭60(1985)2月13日 20出

砂発 明 者

本 宮

順

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

砂発 明 者

本 计

雁

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区堀川町72番地

株式会社東芝 の出 願 人

外2名

武彦 弁理士 鈴江 の代 理 人

1. 発明の名称

電気的消去・再書込み可能を読出し専用メ モリ

2. 特許請求の範囲

(1) パイトデータを記憶する電気的消去およ び再書込みが可能なメモリセル群と、とのメモ リセル群のパイト単位のカラム毎に対応して設 けられ、パイトロードサイクルで書き込み対象 となるページデータのうちデータ書き換えを必 要とするパイトデータを一時的に格納するパイ ト データ ペッファと、同じくパイトロードサイ クルで前記アータ書を換えを必要とするパイト データに対応して書き換えフラグを出力するフ ラグ手段と、消去サイクルで上記フラグ手段の フラグ出力を参照してデータ書き換えを必要と ナるメモリセル群を選択してその記憶データを 消去する消去手段と、プログラムサイクルでペ ーソ選択されたメモリセル群のうちデータ書き 換えを必要とするメモリセル群を前記フラグ手 段のフラグ出力を参照して選択し、このメモリ セル群に前記パイトデータパッファの格納デー タに対応した書き込みを行なり書き込み手段と を具備することを特徴とする電気的消去・再書 込み可能な競出し専用メモリ。

前記ページアータのうちデータ書き換え を必要とするパイトデータに対応するメモリセ ル群の パイトア ドレスが与えられるアドレスパ スと、前記パイトデータパッファ毎に対応して 設けられ、上記アドレスバス上のペイトアドレ スをデコードするパイトアドレスデコーダと、 前記ペーシアーメのうちデータ各き換えを必要 とするパイトデータが与えられるデータパスと、 との データ パスと前記 パイト データ パッファと の間に設けられ前記ペイトアドレスデコーダの デコード出力により導通制御される パイトデー タ格納用のトランスファゲート群とを有し、前 記プラグ手段は前記パイトアドレスデコーダ毎 に設けられ、このパイトアドレスデコーダのデ コード出力とライトイネープル信号とが共に存

3. 発明 の詳細な説明

[発明の技術分野]

本発明は、電気的消去・再書込み可能な銃出 し専用メモリ(E^2 PROM)に係り、特にページモードプログラミング系に関する。

とのような方法によれば、システム的に簡単であり、本体メモリ」のカラムに対するパイト アータのセレクタも不要であり、メモリの集積 度を高くとることができる。

(背景技術の問題点)

近年、E²PROM の大容量化に伴ない、E²PROM のデータ書き込み時間が扱いという問題を解決 する方法として、短時間にデータの書き換えを 行なりためのペーシモードプログラミングが提 集されている。とのページモードプログラミン グの仕様は、第2図に示すよりにページプログ ラムモードにおけるパイトロードサイクルでロ パイトの書き込みデータ(1ページ分)を全て 取り込んで内部にラッチしておき、次の消去サ イクルで書き換え対象となるメモリセルの記憶 データを全て消去し、次のプログラムサイクル で前記ラッチしておいたデータをプログラム (書き込み)して通常の読み出しモードに戻る ものである。との場合、消去・プログラム時間 は、書き込みデータのパイト数に関係なく一定 (たとえば 5 ms)なので、ページのペイト数が 多いほど等価的にプログラム時間が短縮される ことになる。

上記ペーツモードプログラミングの仕様を実

ところで、E²PROM は通常のRAM と異なり、たり、みり、ののRAM と異なり、なり、などのような機構によりなりなりなりない。 できるいい ない にん かい かい ない といい ない といい ない といい といい ない といい といい とが 望ましい。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、 同一ペイトデータの書き換えを避けて書き換え を必要とするペイトデータのみの書き換えを行 なうペーツモードプログラミングが可能であり、 メモリセルの不良発生の確率を抑制し得る電気 的消去・再書込み可能な読出し専用メモリを提 供するものである。 and the second

即ち、本発明は、ページモードプログラミン ·グ仕様を満足する E²PROM において、パイトロー ドサイクルで書き込み対象となるページデータ のうちデータ書き換えを必要とするペイトデー タを一時的に格納するパイトデータパッファと、 同じくパイトロードサイクルで前記データ書き 換えを必要とするパイトデータに対応して書き 換えフラグを出力するフラグ手段と、消去サイ クルで上記フラグ手段のフラグ出力を参照して データ書き換えを必要とするメモリセル群を選 択してその記憶アータを消去する消去手段と、 プログラムサイクルでページ選択されたメモリ セル群のうちデーメ書き換えを必要とするメモ リセル群を前記フラグ手段のフラグ出力を参照 して選択し、とのメモリセル群に前記ペイトデ ータパッファの格納データに対応した書き込み を行なり書き込み手段とを具備することを特徴 とするものである。

したがって、同一パイトデータの書き換えを

ト線からなるピット線群、14は上記第1のセ ル群11における各メモリセルのフローティン グゲート用 MOS トランジスタ Q, のゲートにトラ ンスファゲート用 MOS トランジスタエるを介し て接続される第1のゲート制御線であって、上 記ピット継針13と共に第1カラムに属してい る。同様に、16は前記第2のセル群12にか ける各メモリセルのトランスファゲート用 MOS トランジスタ Q, の各一端にそれぞれ接続された 8本のピット線からなるピット線群、11仕上 記第2のセル群18における各メモリセルのフ ローティングゲート用 MOS トランリスタ Q, のゲ ートにトランスファゲート用 MO8 トランジスタ 18を介して接続される第2のゲート制御譲で あって、上記ピット線群16と共に第2カラム に属している。そして、19は上記第1,第2 のセル群 1 1 , 1 2 の各トランスファゲート用 トランジスタ Q. および 前記 MOS トランジスタ15, 18のゲートに共通接続されたワード顔である。 一方、20はライトイネープル線、21はアド

モリトラミ珠スを必安と丁のパイトゲータのみの書き換えを行なりページモードプログラミングが可能になるので、メモリセルの不良発生の確率を抑制することが可能になる。

(発明の実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

レスパス、22はこのアドレスパス21のアド レス信号をデコードして前記第1のセル群11 のカラム選択を行なりためのパイトム選択用の 第1のパイトアドレスデコーダ、29は上配第 1 のパイトアドレスデコーダ2 2 のデコード出 カによりゲート制御される MOS トランシスタ、 2 4 は前記ライトイネープル線20の信号によ りゲート 制御される MOS トランジスタ、25は 書き換えフラグを立てるためのフラグ手段であ って、たとえばその入力端が上記2個のトラン ジスタ23,24を直列に介して接地された第 1 のフリップフロップ (FF) 回路、2 6 はとの F F 回路 2 5 の出力に応じて動作制御が行なわ れる第1のカラムトランスファゲート駆動回路 である。27はデータパスであり、このデータ ペス21と前記第1のセル弾11のピット線弾 13 3 との間には、前記第1のパイトアドレスデ コーダ28の出力によりケート制御されるパイ トアータ格納用のトランスファゲート用トラン シスタ群 2 8 と、書き換えパイトデータを一時

上記第1のセル群11に対応するプログラム 系統と同様に、前記第2のセル群12に対応するプログラム系統として第2のパイトアドレス デコーダ35、MOSトランジスタ36,37、 第2のFF回路38、第2のカラムトランスファ ゲート駆動回路39、パイトデータ格納用トランスファゲート用トランジスタ群40、第2の

非選択パイトに対応する第2のパイトアドレス デコーダ35の出力は"0"レベルである。また、上記アドレスパス21上のアドレス信号の 変化に対応してデータパス27上に書き換えアータが順次現われるもので、データパス27に 現われた第1のセル群11に対応する書き換え データはトランスファゲート用トランツ回路群 28を通過して第1のデータストレーツ回路群 29に格納される。

41、ペーツ選択トランスファゲート用トラン ツスタ群42、カラムトランスファゲート用ト ランジスタ群43、カラムトランスファゲート 用トランジスタ44が設けられている。

次に、上記 E²PROM におけるページモードプログラミング動作のうち、説明の簡単化のために代表的にパイトアータム、B に対応する動作について説明する。

いま、パイトアータAの書き換えを行ない、パイトアータBの書き換えを行ないよりにオーナが選択した場合について説明する。先すネーナが選択した場合にかいては、ライトコードサイクルにかけたと見ば"1"レベル)となってアータの格納を待機けるようにスペス21に選択パイトに対する。次に、アドレスパス21に選択パイトに対する。次に、アドレスパス21に現われた第1のセル群11に対応スペス21に現われた第1のセルギ11になるが、スプコーダ22の出力は"1"レベルになるが、スプコーダ22の出力は"1"レベルになるが、スプコーダ22の書き換えを行ないように表していません。

上記動作後(つまり、前記ライトイネーブル線 20 が 1 " レベルになってから一定時間が経過した後)、消去サイクルに入る。 このとき、ビット線群 13 , 16 の全てのビット線は図示しない回路により接地電位に設定され、選択されたワード線 19 とプログラム線 33とは高電位(たとえば20 V)に設定される。そして、第1のFF回路 25 からのフラグ "1" 出力により制御された第1のカラムトランスファゲート駆

用トランジスタ34およびカラムトランスファ ゲート用トランツスタ群32の各トランツスタ のゲート電位は高電位に設定され、第2のPF 回路 3 8 からのフラグ" 0 "出力により制御さ れた第2のカムトランスファゲート駆動回路39 により、カラムトランスファゲート用トランツ スタイチをよびカラムトランスファゲート用ト ランツスタ群43はオフ状態になる。したがっ て、第1のセル群!」における各フローティン グゲートトランジスタ Q,は、ゲートにトランス ファゲート用トランジスタ34,15を経てプ ログラム線33から高電圧が印加されて消去動 作を行なって消去状態(データ"1")にたる が、第2のセル群12における各フローティン グゲートトランジスタ Q,はゲートに高電圧が印 加されないので消去動作を行なわない。

次に、プログラムサイクルに入ると、ピット 線群 13,16の全てのピット線は接地電位か ら開放され、ペーンデコーダ出力線 30が 11

地電位が与えられたメモリセルおよびピット線群16と第2のデータストレージ回路群 41との間のカラムトランスファゲート用トランジスタ群 42がオフ状態になっている第2のセル群12の各メモリセルは、そのデータに何の変化も生じない。

上述したようなペーツモードプログラミングにおいては、書き換えが行なわれ、書き換えが行なわれた。書き換えが行なした。書き換えが行なした。またのでは、まなのでは、まなのでは、まなのでは、まなのでは、まなが少さいが、まなが少さいないでは、まなが少さいないでは、まなが、まなが、ないでは、まなが、ないでは、なり、ほ類性の高になり、に変き換えが実現される。

また、上述したようなページモードプログラミングにおいては、ページモードに入った瞬間 にメモリセルのアータを読み出してラッチして

設定される。とればより、ページ選択トランス ファゲート用トランジスタ群31,42はオン 状態になり、第1のデータストレージ回路群29 のデータはトランツスタ群31岁よび前記第1 のカラムトランスファゲート駆動回路26の出 力によりオン状態に駆動されているカラムトラ ンスファゲート用トランジスタ群32を経て第 1のセル群11に伝達され、"0"を書き込む メモリセルには高電圧、"1"を書き込むメモ リセルには接地電位がそれぞれ印加される。と の場合、フローティングゲートトランジスタQ。 のゲートにトランスファゲート用トランジスタ 34、18を経てプログラム線38から接地電 位が与えられると共に、トランスファゲートト ランジスタ Q。の ドレインに対応する ピット線か ら高電圧が印加されたメモリセルはゲータ"0" が書き込まれ、その他のメモリセルのデータ内 容は変化しない。したがって、第1のセル群11 のうち第1のアータレジスタ国路群29から接

おく必要がないという長所もある。

[発明の効果]


上述したように本発明の電気的消去・再番込み可能を読出し専用メモリによれば、同一データの書き換えを避けて書き換えを必要とするデータのみの書き換えを行なりページモードプログラミングが可能であり、メモリセルの不良発生の確率を抑制することができる。

4. 図面の簡単な説明

第1図は本発明に係る E²PROM の一実施例の一部を示す回路図、第2図は従来提案されている E²PROM のペーシモードプログラミングの各サイクルを示す図、第3図は従来考えられているページモードプログラミングのための回路方式を示す図である。


Q₂ …トランスファゲート、Q₂ …フローティングゲートトランジスタ、11,12 …セル群、13,16 …セット線群、14,17 …ゲート 制御 蔽、15,18,34,44 …トランスファゲート、19 …ワード線、20 …ライトイネー

イトアドレスデコーダ、23,24,36,37
… MOS トランジスタ、25,38 … F F 回路、
26,39 … カラムトランスファゲート駆動回路、27 … デーダイス、29,41 … データストレージ回路群(パイトデータパッファ)、30
… ページデコーダ出力線、31,42 … ページ選択トランスファゲート群、32,43 … カラム漢沢トランスファゲート群、33 … プログラム線。



第 3 図

出頭人代理人 弁理士 鈴 江 武 彦



第 1 図

